module top_module ( );
	
	reg clk;
	
	initial
	begin
		clk=1'b0;
        forever begin
            #5;
            clk=~clk;
        end
    end
    
	dut dut_t1(.clk(clk));
	
endmodule
